東京電子開發(fā)出全新蝕刻技術(shù)， 用于堆疊超過400層的3D NAND閃存芯片

東京電子開發(fā)出全新蝕刻技術(shù)，
用于堆疊超過400層的3D NAND閃存芯片

東京電子（TEL）宣布，其等離子體蝕刻系統(tǒng)的開發(fā)和制造基地已經(jīng)開發(fā)出一種創(chuàng)新的通孔蝕刻技術(shù)，用于堆疊超過400層的先進3D NAND閃存芯片。開發(fā)團隊的新工藝首次將電介質(zhì)蝕刻應(yīng)用帶入低溫范圍，從而打造了一個具有極高蝕刻率的系統(tǒng)。

這項創(chuàng)新的技術(shù)不僅能在短短33分鐘內(nèi)完成10微米深度的高縱橫比蝕刻，縮減了耗時，而且蝕刻結(jié)構(gòu)的幾何形狀相當明顯，也有助于制造更高容量的3D NAND閃存芯片。

東京電子還提供了蝕刻后的相關(guān)圖像，展示了開發(fā)的成果。其中包括顯示了蝕刻后通孔圖案的橫截面SEM圖像，以及孔底的FIB切割圖像，另外還有東京電子的3D NAND閃存芯片的一個案例。

東京電子也發(fā)出了預(yù)告，表示開發(fā)該項技術(shù)的團隊將于2023年6月11日至6月16日，在京都舉行的2023年超大規(guī)模集成電路技術(shù)和電路研討會上發(fā)表最新的研究成果報告。這是最負盛名的國際半導(dǎo)體研究會議之一，利用這一機會，東京電子將展示為半導(dǎo)體技術(shù)創(chuàng)新和全球環(huán)境所做的努力。

今年也是東京電子成立60周年，官方認為這是一個新的轉(zhuǎn)型點，迎接未來的新挑戰(zhàn)，繼續(xù)為社會發(fā)展作出貢獻。